Verilog HDL重新整理