eda状态机的VHDL设计