verilog实验