串口接收模块的verilog设计