从Verilog到VHDL(上)基本语法