分别使用原理图和VHDL语言输入方法设计8位全加器分解