基于VHDL的Mealy状态机设计 -