基于VHDL的数字时钟设计