基于VHDL的水表抄表器的逻辑设计及仿真