基于VHDL的线性分组码编译码器设计