基于Verilog HDL与CPLD的分