实验三-VHDL时序逻辑电路设计