实验五 四位二进制加法计数器VHDL设计