实验六 数字频率计的Verilog HDL语言实现