译码器的VHDL设计